

**FIȘA DISCIPLINEI**  
**Mecanisme avansate in procesoare**  
 Anul universitar 2017 - 2018

**1. Date despre program**

1.1	Instituția de învățământ superior	Universitatea din Pitești
1.2	Facultatea	Electronică, Comunicații și Calculatoare
1.3	Departamentul	Electronică, Calculatoare și Inginerie Electrică
1.4	Domeniul de studii	Inginerie electronică, telecomunicații și tehnologii informaționale
1.5	Ciclul de studii	Master
1.6	Programul de studii / Calificarea	Inginerie Electronica si Sisteme Inteligente (IESI)

**2. Date despre disciplină**

2. Date despre disciplina												
2.1	Denumirea disciplinei					Mecanisme avansate in procesoare						
2.2	Titularul activităților de curs					Prof. dr. ing. Gheorghe ȘERBAN						
2.3	Titularul activităților de laborator					S.I. dr. ing. Florin Marian BÎRLEANU						
2.4	Titularul activităților de Proiect					-						
2.5	Anul de studii	I	2.6	Semestrul	I	2.7	Tipul de evaluare	E	2.8	Regimul disciplinei	Cunoastere avansata	

**3. Timpul total estimat**

3. Numărul total estimat											
3.1	Număr de ore pe săptămână	4	3.2	din care curs	2	3.3	laborator	2	3.4	proiect	-
3.5	Total ore din planul de învățământ	56	3.6	din care curs	28	3.7	laborator	28	3.8	proiect	-
Distribuția fondului de timp											ore
Studiul după manual, suport de curs, bibliografie și notițe											50
Documentare suplimentară în bibliotecă, pe platformele electronice de specialitate și pe teren											26
Pregătire seminarii/laboratoare, teme, referate, portofolii, eseuri											14
Tutorat											2
Examinări											2
Alte activități .....											-
3.9	Total ore studiu individual	94									
3.10	Total ore pe semestru	150									
3.11	Număr de credite	6									

**4. Precondiții (acolo unde este cazul)**

4.1	De curriculum	Parcursirea disciplinelor Proiectare logica, Electronică digitală, Calculatoare numerice, Structuri hardware reconfigurabile
4.2	De competențe	Operarea cu fundamente științifice, ingineresti si ale informaticii Proiectarea componentelor hardware, software si de comunicatii

**5. Condiții (acolo unde este cazul)**

5.1	De desfășurare a cursului	Sală de curs dotată cu 2 table, videoproiector și ecran de proiecție
5.2	De desfășurare a laboratorului/proiectului	Sala de laborator dotată cu calculatoare, machete de laborator cu FPGA Xilinx Spartan 3, programe de dezvoltare aplicatii cu FPGA (ActiveHD 7.1 ISE WebPack), osciloscoape cu 2 canale, surse de alimentare duble programabile. - Sala T217

**6. Competențe specifice acumulate**

Competențe profesionale	<b>C1. Cunoașterea în profunzime a teorii lor și conceptelor pentru descrierea cantitativă și calitativă a sistemelor cu inteligență artificială (3 PC)</b>
	C1.1 Descrierea conceptuală a proceselor specifice folosind terminologie adecvată ingineriei sistemelor cu inteligență artificială.
	C1.2 Utilizarea corelativă și integrativă a cunoștințelor de specialitate pentru interpretarea problematicei ingineriei sistemelor cu inteligență artificială
	C1.3 Utilizarea integrativă a conceptelor și a metodelor pentru rezolvarea de noi probleme în ingineria sistemelor cu inteligență artificială
	C1.5 Fundamentarea teoretică a caracteristicilor sistemelor proiectate
	<b>C3 Conceperea și proiectarea de sisteme integrate (HW &amp; SW) de decizie și control pentru echipamente și produse cu grad ridicat de inteligență (3 PC)</b>
	C3.1 Definirea conceptelor, principiilor și metodelor folosite în proiectarea sistemelor de decizie și control pentru roboți inteligenți, produse de larg consum și aplicații inteligente.
	C3.2 Utilizarea cunoștințelor de specialitate pentru conceperea și proiectarea de noi sisteme capabile de comportament inteligent
	C3.3 Utilizarea metodologiilor pentru proiectarea de sisteme inovative capabile de comportament inteligent
	C3.4 Alegerea criteriilor de proiectare optimă a sistemelor cu comportament inteligent

Competențe transversale	-
-------------------------	---

## 7. Obiectivele disciplinei

7.1 Obiectivul general al disciplinei	Prezentarea de direcții actuale de cercetare în studiul structurilor de procesare avansate.
7.2 Obiectivele specifice	<p><i>Cognitive:</i> Cunoașterea problematicei legate de paralelismul la nivelul instrucțiunilor (ILP) și direcțiile prin care acesta este realizat. Se urmăresc aspecte legate de execuția speculativă a instrucțiunilor, predicția salturilor, precum și execuția „în afara ordinii” – „Out of Order” – OOO, inclusiv algoritmul Tomasulo.</p> <p>Cunoașterea arhitecturilor și problematicei legate de procesoarele pipeline, superscalare și „Very Long Instruction Word - VLIW”.</p> <p><i>Procedurale:</i> Evaluarea performanțelor procesoarelor, urmărindu-se prezentarea simulatoarelor și a benchmark-urilor larg utilizate.</p> <p>Optimizări la nivelul memoriei cache, cu prezentarea unor structuri specializate (victim cache, trace cache, multi-level cache), precum și a conceptului de paralelism la nivelul memoriei – „Memory Level Parallelism” – MLP.</p> <p>Introducerea în problematica paralelismului task-urilor (Thread Level Parallelism – TLP).</p> <p><i>Atitudinale:</i> Conștientizarea avantajelor mecanismelor avansate de procesare pentru sarcinile specifice sistemelor inteligente.</p>

## 8. Conținuturi

8.1. Curs		Metode de predare	Observații Resurse folosite
1	Evaluarea performanța procesoarelor Principii legate de evaluarea performanțelor Benchmark-uri Benchmark-ul SPEC Simulatoare DLX, SPIM -Timp alocat 2 ore	Prelegere Dezbateri	Calculator, Videoproiector, Suport documentar
2	Paralelismul la nivelul instrucțiunilor (ILP) Dependente la execuția instrucțiunilor Hazard la execuția instrucțiunilor -Timp alocat 4 ore	Prelegere Dezbateri Studiu de caz	Calculator, Videoproiector, Suport documentar
3	Optimizări în execuția instrucțiunilor Execuția speculativă a instrucțiunilor Predicția statică a salturilor Predicția dinamică a salturilor Execuția Out of order (OOO) a instrucțiunilor Algoritmul Tomasulo -Timp alocat 4 ore	Prelegere Dezbateri Studiu de caz	Calculator, Videoproiector, Suport documentar
4	Procesoare pipeline Principii de operare Implementări Pipeline dinamic Superpipeline -Timp alocat 4 ore	Prelegere Dezbateri Studiu de caz	Calculator, Videoproiector, Suport documentar
5	Procesoare superscalare Limitări ale procesoarelor scalare Structuri utilizate în arhitectura procesoarelor superscalare Dispatcher Reservation Station Re-order Buffer -Timp alocat 4 ore	Prelegere Dezbateri	Calculator, Videoproiector, Suport documentar
6	Procesoare VLIW Principii de proiectare Structura setului de instrucțiuni Implicații asupra compilatoarelor Procesoare EPIC (Explicitly Parallel Instruction Computer) -Timp alocat 2 ore	Prelegere Dezbateri Studiu de caz	Calculator, Videoproiector, Suport documentar
7	Optimizări la nivelul memoriei Cache Victim cache Trace Cache Multi level Cache	Prelegere Dezbateri Studiu de caz	Calculator, Videoproiector, Suport documentar

	Paralelism la nivelul memoriei ("Memory Level Parallelism" - MLP) -Timp alocat 4 ore		
8	Controlul paralelismului Conceptul de "Thread Level Parallelism" - TLP Multithreading Procesorul "barell" Coerenta memoriei Procesoare vectoriale -Timp alocat 4 ore	Prelegere Dezbateri Studiu de caz	Calculator, Videoproiector, Suport documentar
<b>Bibliografie</b> 1. John L. HENNESSY, David A. PATTERSON, <i>Computer architecture: a quantitative approach</i> , Fourth edition, Morgan Kaufmann, 2007 2. Andrew S. TANENBAUM, <i>Structured Computer Organization</i> , Fourth Edition, Prentice-Hall, Inc, 2001 3. William STALLINGS, <i>Computer Organization &amp; Architecture</i> , Seventh Edition, Prentice-Hall Inc., 2006 4. John Paul SHEN, Mikko LIPASTI, <i>Modern Processor Design – Fundamentals of Superscalar Processors</i> , McGraw-Hill, 2005 5. Weng Fook LEE, <i>VLIW Microprocessor Hardware Design For ASIC and FPGA</i> , McGraw-Hill, 2008 6. David KAEI, Pen YEW, <i>Speculative execution in high performance computer architectures</i> , CRC Press, Taylor & Francis Group, 2005 7. John Y. HSU, <i>Computer architecture: software aspects, coding, and hardware</i> , CRC Press LLC, 2001 8. Joseph FISHER, Paolo FARABOSCHI, Cliff YOUNG, <i>Embedded Computing – A VLIW Approach to Architecture, Compilers, and Tools</i> , Morgan Kaufmann, 2005 9. Jurij SILC, Borut ROBIC, Theo UNGERER, <i>Processor Architecture – From DataFlow to Superscalar and Beyond</i> , Springer, 1999 10. Gheorghe SERBAN, <i>Mecanisme avansate în procesoare – Note de curs</i> , format electronic, 2017			
<b>8.2. Aplicații – Laborator</b>		Metode de predare	Observații Resurse folosite
1	Arhitecturi de microprocesoare. -Timp alocat 4 ore	Studiu de caz Exerciții Lucrul în grup	Calculator PC cu programele ActiveHD 7.1, ISE WebPack Machete laborator cu FPGA Xilinx Spartan 3 Aparatura de Laborator
2	Pipeline în microprocesoare. -Timp alocat 4 ore	Studiu de caz Exerciții Lucrul în grup	Calculator PC cu programele ActiveHD 7.1, ISE WebPack Machete laborator cu FPGA Xilinx Spartan 3 Aparatura de Laborator
3	Predictia salturilor. -Timp alocat 4 ore	Studiu de caz Exerciții Lucrul în grup	Calculator PC cu programele ActiveHD 7.1, ISE WebPack Machete laborator cu FPGA Xilinx Spartan 3 Aparatura de Laborator
4	Arhitectura MIPS. -Timp alocat 4 ore	Studiu de caz Exerciții Lucrul în grup	Calculator PC cu programele ActiveHD 7.1, ISE WebPack Machete laborator cu FPGA Xilinx Spartan 3 Aparatura de Laborator
5	Arhitectura DLX. -Timp alocat 4 ore	Studiu de caz Exerciții Lucrul în grup	Calculator PC cu programele ActiveHD 7.1, ISE WebPack Machete laborator cu FPGA Xilinx Spartan 3 Aparatura de Laborator
6	Microprocesoare superscalare -Timp alocat 4 ore	Studiu de caz Exerciții Lucrul în grup	Calculator PC cu programele ActiveHD 7.1, ISE WebPack Machete laborator cu FPGA Xilinx Spartan 3 Aparatura de Laborator
7	Microprocesoare multi-core -Timp alocat 4 ore	Studiu de caz Exerciții Lucrul în grup	Calculator PC cu programele ActiveHD 7.1, ISE WebPack Machete laborator cu FPGA Xilinx Spartan 3 Aparatura de Laborator
<b>Bibliografie</b> 1. Laurențiu IONESCU, Gheorghe ȘERBAN, F.BIRLEANU <i>Îndrumar de laborator "Mecanisme avansate în procesoare"</i> , format electronic, 2017 2. David PATTERSON, John HENNESSY <i>Computer Organization and Design The Hardware/Software Interface</i> , 5th ed., Morgan Kaufmann Elsevier 2012 (a se vedea și traducerea în lb. română David A. Patterson, John L. Hennessy <i>Organizarea și proiectarea calculatoarelor, Interfața hardware/software</i> ; Editura All, București, 2002); 3. Gheorghe TOACȘE, Dan NECULA, <i>Electronica digitală</i> , Ed. Teora, Buc., 2005/1994 4. ISE WebPack, <a href="http://www.xilinx.com">www.xilinx.com</a>			

**9. Coroborarea conținuturilor disciplinei cu așteptările reprezentanților comunității epistemice, asociațiilor profesionale și angajatori din domeniul aferent programului**

Conținutul disciplinei a fost elaborat ca urmare a întâlnirilor cu reprezentanți ai diversilor angajatori din zonă (Draexlmaier, Continental, ITA), prin discuții cu colegi ce susțin discipline similare din alte centre universitare (UP București, UT Cluj, U Craiova, U Valahia Târgoviște) și prin studierea programelor analitice ale unor discipline de aceeași natură din mari universități din străinătate (Stanford, MIT). Competențele dobândite la disciplină permit absolvenților să lucreze ca inginer proiectant de module digitale, inginer tehnolog realizare echipamente digitale, inginer în departamentele din companii naționale și multinationale cu profil industrial de testare/verificare echipamente digitale, Inginer hardware, specialist întreținere și mentenanța sisteme de calcul, proiectant de circuite programabile.

**10. Evaluare**

Tip activitate	10.1 Criterii de evaluare	10.2 Metode de evaluare	10.3 Pondere din nota finală
10.4 Curs	a) Interes pentru disciplină b) Test de Verificare c) Examen	a) Gradul de implicare activă în dezbaterile de la curs b) Test scris – elemente de proiectare c) Scris - verificare cunoștințe teoretice și elemente de proiectare	10% 20% 50%
10.5 Laborator	Rezolvarea studiilor de caz și proiectarea de module digitale folosind cunoștințele acumulate la laborator și curs.	Evaluare periodică privind rezolvarea studiilor de caz.	20%
10.6 Proiect			
10.7 Standard minim de performanță	<ul style="list-style-type: none"> <li>- Prezență integrală și nota minimă 5 la activitățile de laborator și nota minimă 5 la examenul final.</li> <li>- Set de cunoștințe minimale pentru promovarea examenului final: <ul style="list-style-type: none"> <li>- Cunoașterea elementelor caracteristice și de proiectare pentru circuite aritmetice din unitati aritmetico-logice: sumatoare, circuite de înmulțire, împărțire cu numere întregi</li> <li>- Cunoașterea metodologiei de proiectare propuse pentru un procesor</li> <li>- Utilizarea limbajelor HDL pentru caracterizarea, simularea și proiectarea tipurilor de structuri studiate</li> </ul> </li> </ul>		

Data completării  
22.09.2017

Titular de curs  
Prof.dr.ing. Gheorghe ȘERBAN

Titular de laborator  
Sl.dr.ing. Florin Marian BÎRLEANU

Data avizării în departament  
25.09.2017

Director de departament  
Prof.dr.ing. Gheorghe ȘERBAN